(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 許出顧公開番号 特開2003-31790 (P2003-31790A)

(43)公開日 平成15年1月31日(2003.1.31)


(51) Int.Cl.7		識別記号	F	ľ					5		5)
H01L	27/15		H01L 27/15						D 5F041		
									В	5F049	9
									С		
	21/265				33	3/00			Α		
	31/10				21	/265			P		
		審查書	水 未謝	求 请	水項	の数22	OL	(全	22 頁)	最終頁法	こ続く
(21)出顧番号	}	特顧2001-216624(P2001-216624) (7	1)出	餌人	000005	5049 -プ株式:	会社			
(22) 出顧日		平成13年7月17日(2001.7.17)	(7	2)発	明者	宇田	啓一郎			町22番22号	
							大阪市 株式会		区技池	町22番22号	シ
		·	(7	2)発	明者	大阪府			杉区長池	町22番22号	シ
			(7	4) fQ	里人	100067 弁理士	21 44 : 青山	葆	<i>G</i> F1	名)	
										最終頁	2続く


(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 モノリシックのOEIC構造を有して安価に 製造でき、信号伝送効率が良好な半導体装置を提供する こと。

【解決手段】 SOI基板のSOI層13に、半導体シリサイド微粒子を含む発光素子601、発光素子601 駆動用のMOSFET604、半導体シリサイド微粒子を含む受光素子602、受光素子602が受光した光信号を電気信号に変換するMOSFET606、光導波路633を形成する。MOSFET601がオンになると、発光領域614が発光し、この光は、シリコン酸化膜で囲まれた導波路633を経由して、受光素子601 に受け取られ、MOSFET602をオンにする。発光素子601および受光素子602は半導体シリサイド微粒子を含むので、良好な発光効率および受光効率を有する。





【特許請求の範囲】

【請求項1】 絶縁膜と、この絶縁膜上に位置するシリ コン結晶層とを備えるSOI基板と、

1

上記SOI基板のシリコン結晶層に形成されて、半導体 シリサイドの微粒子を備える発光素子と、

上記シリコン結晶層に形成されて、半導体シリサイドの 徴粒子を備える受光素子と、

上記発光素子から放出された光を上記受光素子に導く導 波路とを備えることを特徴とする半導体装置。

上記発光素子および受光素子の上記半導体シリサイドの 微粒子は、Feシリサイド、Mnシリサイド、Mgシリ サイド、Moシリサイド、Wシリサイド、Crシリサイ ド、Ruシリサイド、Reシリサイド、Osシリサイ ド、Baシリサイド、およびIrシリサイドのいずれか 1つの微粒子であることを特徴とする半導体装置。

【請求項3】 請求項1に記載の半導体装置において、 上記発光素子および受光素子の上記半導体シリサイドの 微粒子は、β-Feシリサイドの微粒子であることを特 徴とする半導体装置。

【請求項4】 請求項1に記載の半導体装置において、 上記発光素子および受光素子の上記半導体シリサイドの 微粒子は、Feシリサイド、β-Feシリサイド、Mn シリサイド、Mgシリサイド、Moシリサイド、Wシリ サイド、Crシリサイド、Ruシリサイド、Reシリサ イド、Osシリサイド、Baシリサイド、およびIrシ リサイドのうちの2つ以上からなる混晶半導体の微粒子 であることを特徴とする半導体装置。

【請求項5】 請求項1乃至4のいずれか1つに記載の 半導体装置において、

上記半導体シリサイドの微粒子は、1.5~30nmの 粒径を有することを特徴とする半導体装置。

【請求項6】 請求項1乃至5のいずれか1つに記載の 半導体装置において、

上記発光素子および受光素子の上記半導体シリサイドの 微粒子は、請求項2乃至4に記載の半導体シリサイドの 構成元素以外の金属元素がドープされた半導体シリサイ ド微粒子であることを特徴とする半導体装置。

【請求項7】 請求項6に記載の半導体装置において、

【請求項8】 請求項1乃至7のいずれか1つに記載の 半導体装置において、

上記導波路は、上記シリコン結晶層中に形成されて矩形 断面を有し、

上記矩形断面の導波路の下部が上記絶縁膜に接すると共 に、上記矩形断面の導波路の上部および側部が、シリコ ン酸化膜、シリコン窒化膜、またはシリコン酸化膜とシ リコン窒化膜からなる多層膜で囲まれていることを特徴 とする半導体装置。

【讃求項9】 讃求項1乃至7のいずれか1つに記載の 半導体装置において、

上記導波路は、上記シリコン結晶層中に形成されて矩形 断面を有し、

上記矩形断面の導波路の上部および側部は、

シリコン酸化膜、シリコン窒化膜、またはシリコン酸化 膜とシリコン窒化膜との多層膜よりも低い誘電率を有す る膜によって囲まれているか、あるいは、

空気または不活性ガスに接するか、あるいは、

【請求項2】 請求項1に記載の半導体装置において、 10 上記矩形断面の導波路の上部および側部の周りは真空で あることを特徴とする半導体装置。

> 【請求項10】 請求項8に記載の半導体装置におい て、

上記矩形断面の導波路の上部および側部を囲む上記シリ コン酸化膜、シリコン窒化膜、またはシリコン酸化膜と シリコン窒化膜との多層膜の膜厚は、上記発光素子から の光の染み出し長よりも薄い厚みを有することを特徴と する半導体装置。

【請求項11】 請求項1乃至10のいずれか1つに記 20 載の半導体装置において、

上記SOI基板に、複数の素子によって構成された集積 回路を備え、

上記発光素子、受光素子、および導波路によって、上記 集積回路の複数の素子間の信号を伝送することを特徴と する半導体装置。

【請求項12】 請求項11に記載の半導体装置におい

上記集積回路を構成する複数の素子は、絶縁ゲート電界 効果型MOS素子、またはバイポーラ素子であることを 30 特徴とする半導体装置。

【請求項13】 請求項11または12に記載の半導体 装置において、

上記集積回路に信号を入出力する入力受光素子および出 力発光素子と、

上記入力受光素子および出力発光素子と、他の半導体装 置または外部のシステムとを接続する導波路とを備え、 上記入力受光素子、出力発光素子、二人び導波路によっ て、上記他の半導体装置または外部のシステムと信号を やり取りすることを特徴とする半導体装置。

上記金属元素は、Erであることを特徴とする半導体装 40 【請求項14】 請求項13に記載の半導体装置におい

上記導波路は、光ファイバであることを特徴とする半導 体装置。

【請求項15】 第1の素子と、

上記第1の素子に隣接して、第1の粒径の半導体シリサ イド微粒子を備える第1の発光素子と、

第2の素子と、

上記第2の素子に隣接して、第2の粒径の半導体シリサ イド微粒子を備える第2の発光素子と、

50 第3の素子と、

上記第3の素子に隣接して、第1の粒径の半導体シリサ イド微粒子を備える第1の受光素子と、

第4の素子と、

上記第4の素子に隣接して、第2の粒径の半導体シリサ イド微粒子を備える第2の受光素子と、

上記第1および第2の発光素子から放出された光を上記 第1および第2の受光素子に導いて、波長多重並列伝送 する導波路とをSOI基板の絶縁膜上のシリコン結晶層 に備えることを特徴とする半導体装置。

【請求項16】 請求項1に記載の半導体装置の製造方 10 法であって、

SOI基板の絶縁膜上のシリコン結晶層中に、第1導電 型の不純物を添加し、この不純物を活性化させる工程

上記シリコン結晶層上に酸化膜を形成し、この酸化膜を 所定の形状にパターニングする工程と、

上記シリコン結晶層上の上記酸化膜が形成されていない 部分に、第1の真性シリコン層をエピタキシャル成長す る工程と、

上記第1の真性シリコン層上に、真性シリコンと、金属 20 半導体シリサイド微粒子を島状に形成する工程と、 または半導体シリサイドとを、スパッタ法、蒸着法、ま たはMBE法によって同時成膜する工程と、

上記真性シリコンと、金属または半導体シリサイドとか らなる膜をアニールして、半導体シリサイド微粒子を含 む膜を形成する工程と、

上記半導体シリサイド微粒子を含む膜上に、第2の真性 シリコン層をエピタキシャル成長する工程と、

上記第2の真性シリコン層上に、第2導電型の不純物が 添加されたシリコン層を形成する工程と、

上記絶縁膜上のシリコン結晶層と、上記第2導電型の不 30 純物が添加されたシリコン層とに、電極を各々接続する 工程とを備えることを特徴とする半導体装置の製造方 法。

【請求項17】 請求項1に記載の半導体装置の製造方 法であって、

SOI 基板の絶縁膜上のシリコン結晶層中に、第1導電 型の不純物を添加し、この不純物を活性化させる工程

上記シリコン結晶層上に酸化膜を形成し、この酸化膜を 所定の形状にパターニングする工程と、

上記シリコン結晶層上の上記酸化膜が形成されていない 部分に、真性シリコンと、金属または半導体シリサイド とを、スパッタ法、蒸着法、またはMBE法によって同 時成膜する工程と、

上記真性シリコンと、金属または半導体シリサイドとか らなる膜をアニールして、上記真性シリコン中に、半導 体シリサイド微粒子を島状に形成する工程と、

上記半導体シリサイド微粒子が島状に析出された真性シ リコンの膜上に、第2導電型の不純物が添加されたシリ コン層を形成する工程と、

上記絶録膜上のシリコン結晶層と、上記第2導電型の不 純物が添加されたシリコン層とに、電極を各々接続する 工程とを備えることを特徴とする半導体装置の製造方

【請求項18】 請求項1に記載の半導体装置の製造方 法であって、

SOI基板の絶縁膜上のシリコン結晶層中に、第1導電 型の不純物を添加し、この不純物を活性化させる工程 と、

上記シリコン結晶層上に酸化膜を形成し、この酸化膜を 所定の形状にパターニングする工程と、

上記シリコン結晶層上の上記酸化膜が形成されていない 部分に、真性シリコン膜を、スパッタ法、蒸着法、また はMBE法によって成膜する工程と、

上記真性シリコン膜中に、Fe、Mn、Mg、Mo、 W、Cr、Ru、Re、Os、Ba、またはIrの金属 イオンをイオン注入する工程と、

上記金属イオンが注入された真性シリコン膜をアニール して、上記真性シリコン膜中に、上記金属イオンを含む

上記半導体シリサイド微粒子が島状に形成された真性シ リコンの膜上に、第2導電型の不純物が添加されたシリ コン層を形成する工程と、

上記絶縁膜上のシリコン結晶層と、上記第2導電型の不 純物が添加されたシリコン層とに、電極を各々接続する 工程とを備えることを特徴とする半導体装置の製造方

【請求項19】 請求項1に記載の半導体装置の製造方 法であって、

SOI基板の絶縁膜上のシリコン結晶層中に、第1導電 型の不純物を添加し、この不純物を活性化させる工程

上記シリコン結晶層上に酸化膜を形成し、この酸化膜を 所定の形状にパターニングする工程と、

上記シリコン結晶層中の上記酸化膜が形成されていない 部分に、Fe、Mn、Mg、Mo、W、Cr、Ru、R e、Os、Ba、またはIrの金属イオンをイオン注入 する工程と、

上記金属イオンが注入されたシリコン結晶層をアニール 40 して、上記シリコン結晶層中に、上記金属イオンを含む 半導体シリサイド微粒子を島状に形成する工程と、

上記半導体シリサイド微粒子が島状に形成されたシリコ ン結晶層上に、第2導電型の不純物が添加されたシリコ ン層を形成する工程と、

上記絶縁膜上のシリコン結晶層と、上記第2導電型の不 純物が添加されたシリコン層とに、電極を各々接続する 工程とを備えることを特徴とする半導体装置の製造方

【請求項20】 SOI基板の絶縁膜上のシリコン結晶 50 層に、MOSFETのソースおよびドレインとなる第1

導電型の第1領域を形成する工程と、

上記シリコン結晶層に、上記第1領域から所定の距離を おいて、第2導電型の第2領域を形成する工程と、

上記シリコン結晶層の上記第1領域と第2領域との間の 領域に、金属イオンを注入する工程と、

上記シリコン結晶層の上記金属イオンを注入した領域 に、半導体シリサイド微粒子を形成するための熱処理を 施す工程と、

上記シリコン結晶の第1領域と、第2領域とに、電極を 置の製造方法。

【請求項21】 SOI基板の絶縁膜上のシリコン結晶 層に、上記絶縁膜に達しない深さのトレンチを形成し、 このトレンチに絶縁体を充填して分離体を形成し、この 分離体の両側かつ上記絶縁膜上に、バイポーラ素子のコ レクタ領域に接続する第1導電型の第1領域を形成する 工程と、

上記シリコン結晶層の上記分離体の一方の側であって上 記第1領域の上方に、金属イオンを注入する工程と、 上記シリコン結晶層の上記金属イオンを注入した領域 に、半導体シリサイド微粒子を形成するための熱処理を 施す工程と、

上記シリコン結晶層の上記半導体シリサイド微粒子を形 成した領域の上方に、第2導電型の第2領域を形成する 工程と、

上記シリコン結晶層の上記分離体の他方の側に、バイポ ーラ素子を形成する工程と、

上記シリコン結晶層の第2領域と、上記バイポーラ素子 に、電極を各々接続する工程とを備えることを特徴とす る半導体装置の製造方法。

【請求項22】 請求項16乃至21のいずれか1つに 記載の半導体装置の製造方法において、

上記半導体シリサイド微粒子に、Erを添加することを 特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置および その製造方法に関し、より詳しくは、光導波路で導かれ る光によって信号を伝送し、超高速動作が可能な半導体 装置に関する。

[0002]

【従来の技術】近年、シリコンをベースにした集積回路 は、高集積化、微細化が進み、集積回路の素子間を電気 的に接続する金属配線は、2次元的面内配線、3次元的 多層配線などを駆使して、限界近くまで高密度化してい る。さらに、集積回路の大規模化に伴い、集積回路の配 **線長は増大している。しかしながら、上記金属配線の電** 気抵抗値は、断面積的および材料的な対処によっても大 きく減少しないため、0.18 μmルールを境に集積回 路の信号遅延が顕著になる傾向がある。これは、今後更 50 半導体装置の全てのシリコン層において全方位に放射さ

なる集積化路の微細化、高集積化を行っても、集積回路 の情報処理速度の高速化が実現されないことを示唆し、 大規模、高性能の集積回路を実現する上で非常に大きな 問題となってきている。

【0003】この問題を解決するため、集積回路内の信 号伝達を、従来のように金属配線で電気的に行うのでは なく、光によって行うことにより、素子間の信号伝達速 度を高速にして、集積回路の情報処理速度を飛躍的に向 上させることが考えられる。このような集積回路とし 各々接続する工程とを備えることを特徴とする半導体装 10 て、電子素子による信号処理と、発光素子および受光素 子による光での信号伝送とを組み合わせたOEIC(光 電気集積回路)が提案されている。このOEICの多く は、発光素子および受光素子を、III-V族化合物半 導体、特に、ガリウム・砒素をベースとした直接遷移型 の半導体で形成し、効率の良い発光素子および受光素子 を形成するようにしている。

> 【0004】一方、シリコンなどのIV族半導体は、エ ネルギーバンド構造が間接遷移型であり、バンド間遷移 の確率が低いので、効率の良い発光素子や受光素子を形 成することは困難である。したがって、電子デバイスで 市場の大部分を占めるモノリシックのシリコン集積回路 をベースにしたOEICは殆ど提案されていない。

> 【0005】図10は、IV族半導体によって、発光素 子および受光素子を構成した半導体装置である(特開平 6-326359号公報)。この半導体装置は、n型シ リコン層91上に形成された第1真性シリコン層92上 に、CVD (化学的気相成長法) やMBE (分子線ビー ムエピタキシー法)を用いたエピタキシャル成長によっ て、IV族半導体であるゲルマニウムを成長し、ゲルマ ニウムとシリコンとの格子不整合を利用して、ゲルマニ ウム微粒子93を形成している。上記第1真性シリコン 層92およびゲルマニウム微粒子93上に第2真正シリ コン層94を形成し、この第2真正シリコン層94上に p型エピタキシャル層95を形成している。この半導体 装置を、シリコン集積回路に接続し、このシリコン集積 回路からの信号を受けて上記ゲルマニウム微粒子93が 発光して、この発光光を、他の回路に接続された他の受 光素子が受光して、上記シリコン集積回路と他の回路と の間の信号伝送を行うようにしている。

40 [0006]

【発明が解決しようとする課題】しかしながら、上記従 来の半導体装置は、発光および受光の機能のみを有する ものであって、シリコン集積回路とはモノリシックに形 成されていない。したがって、上記半導体装置のデバイ ス設計および製造プロセスは、従来のシリコン半導体装 置用のラインでは実行できないので、高コストになると いう問題がある。さらに、上記半導体装置のゲルマニウ ム微粒子93が発光する光は、バルクシリコンのバンド ギャップよりも低エネルギーの光であるので、この光は

6

れ、方向性を持たずに発散してしまう。したがって、こ の半導体装置は、所定の素子間において光の伝送方向を 正確に制御することが困難であり、信号伝送効率が悪い という問題がある。

【0007】そこで、本発明の目的は、モノリシックの OE I C構造を有して安価に製造でき、信号伝送効率が 良好な半導体装置を提供することにある。

[0008]

【課題を解決するための手段】まず、本発明の原理を説

【0009】(発光素子および受光素子)シリコン結晶 中に形成された金属シリサイドは、特定の材料や組成を 選択することによって、半導体的性質を有するいわゆる 半導体シリサイドが形成できる。この半導体シリサイド としては、Feシリサイド、B-Feシリサイド、Mn シリサイド、Mgシリサイド、Moシリサイド、Wシリ サイド、Crシリサイド、Ruシリサイド、Reシリサ イド、Osシリサイド、Baシリサイド、およびIrシ リサイドがある。これらの半導体シリサイドは、直接遷 移型のバンドギャップを有し、キャリアの注入によっ て、所定波長の光を放出することができる。

【0010】上記半導体シリサイドを、ナノメータオー ダーの微粒子に形成すると、半導体シリサイドが有する 直接遷移型のバンドギャップに、量子閉じ込め準位が生 じる。この量子閉じ込め準位間での遷移により発光が生 じるので、半導体シリサイドを微粒子に形成すると、膜 に形成した場合よりも高輝度発光ができる。

【0011】また、半導体シリサイドは、バンドギャッ プに対応する波長の光を受光した場合には、エレクトロ 光を電気信号に変換できる受光素子として動作させるこ とが可能である。

【0012】このような特性を有する半導体シリサイド 膜あるいは該材料の微粒子を、シリコン系基板に組み込 むことにより、シリコン集積回路の中に発光素子および 受光素子をモノリシックに形成することが可能になる。* *【0013】シリコン集積回路の中に発光素子および受 光素子をモノリシックに形成する一例としては、上記半 導体シリサイド膜および半導体シリサイド微粒子を、M OSFETのドレインもしくはバイポーラトランジスタ のコレクタあるいはダイオードに接続して形成すること で、シリコン集積回路内の素子間の信号を光に変換して 伝送することが可能になり、さらに、集積回路間もしく は集積回路と外部システム間の信号も光によって伝達可 能になる。

10 【0014】(導波路)上記半導体シリサイドによる発 光光によって信号を伝送する際、その光の波長は、シリ コンのバンドギャップ幅 (1.1eV) に対応する波長 よりも長い(エネルギー的には小さい)ので、上記光 は、シリコン中を吸収されずに伝播することが可能であ る。シリコン集積回路内の信号伝送を光で行う場合、上 記半導体シリサイドを用いた発光素子をシリコン集積回 路に形成すると、上記発光素子の発光光は、シリコン中 の全ての方向に拡散する。したがって、光を所定の方向 に伝播させるため、光導波路をシリコン集積回路に設け 20 る必要がある。

【0015】上記導波路は、光をガイドすべき所定の方 向に向って、シリコンの周囲をSiO2(シリコン酸化 膜)、Sia N4(シリコン窒化膜)、またはSiO2 とSi3N4との積層膜で包囲して形成する。

【0016】下記の表1は、Si(シリコン)、SiO 2、およびSi3N4の屈折率と臨界角とを示した表で ある。表1から分かるように、SiO2やSi3N4の 屈折率は、Siの屈折率に比べて小さいので、Siから SiO2、およびSi3N4に入射する光は、SiとS ン・ホールペアが生成され、キャリアが発生するので、 30 iO2との界面、またはSiとSi3 N4との界面で、 Si側に全反射される。スネルの法則により、Siから 各々に入射する光が全反射を起こす臨界角 (θ c)を計 算すると、表1に示すような角度になる。

[0017]

【表1】

	Exem ()	CHECK O. A. (Mrs.)
	屈折率 (n)	降界角 f c (度)
Si	3. 42	
5 i O2	1. 46	25. 3
Si ₃ N ₄	2.05	36. 8
空気、真空	約1.0	.17. 0

【0018】図9は、シリコン層101からの光が膜1 02に向って進む様子を示した図である。この膜102 は、表1に示すSiO2、Si3N4、および、空気ま たは真空である。図9に示すように、上記光の入射角 θ が、表1に示した臨界角 θ cよりも大きいと、矢印Aで 示すように入射した光は、シリコン層101と膜102 との界面で矢印Bで示すように全反射されて、上記膜1 O2中に入射する光の成分は無くなる。したがって、絶※50 びSigN4を積層してなる積層膜によって囲むと、こ

※縁膜基板上のシリコン層中に、半導体シリサイド層また は半導体シリサイド微粒子を含む発光部を形成し、上記 シリコン層の上記発光部に接続する部分を、SiO2膜 やSiaNa膜で囲むと、上記発光部に接続したシリコ ン層の部分を、上記発光部からの光を閉じ込める導波路 に形成できる。

【0019】ここで、上記導波路を、上記SiO2およ

の稽層膜は、SiO2とSi3N4の層厚および層数を 制御することによって、シリコンと積層膜との界面にお ける反射に波長依存性を持たせることが可能であるの で、導波路に、波長に依存した導波特性を与えることが 可能になる。

【0020】また、表1に示すように、空気および真空 の屈折率は略1.0であり、また、シリコンから空気お よび真空への光の全反射角 θ cは17.0度であり、こ の屈折率と全反射角は、SiO2 およびSi3 N4 の屈 りを空気に接触させる、あるいは真空にすると、良好な 光閉じ込め効果を有する導波路が形成できる。

【0021】上記導波路を、SiO2 膜、Si3 N 4 膜、あるいは、SiO2 およびSi3 N4 を積層して なる積層膜によって囲んだ場合、上記SiO2膜、Si 3 N4 膜、あるいは、上記積層膜中には、導波路の光が 染み出す。上記膜中に光が染み出す長さである染み出し 長は、その膜の材料と、光の波長および入射角によって 定まる。上記導波路を囲む膜の厚さを、その膜における るようにすると、空気の屈折率は略1.0であるから、 上記膜から上記空気に向う染み出し光を、上記膜と空気 との界面で全反射させることができる。その結果、良好 な光閉じ込め効果を有する導波路が形成できる。

【0022】本発明の半導体装置は、絶縁膜と、この絶 縁膜上に位置するシリコン結晶層とを備えるSOI(シ リコン・オン・インシュレータ) 基板と、上記SO I基 板のシリコン結晶層に形成されて、半導体シリサイドの 微粒子を備える発光素子と、上記シリコン結晶層に形成 されて、半導体シリサイドの微粒子を備える受光素子 と、上記発光素子から放出された光を上記受光素子に導 く導波路とを備えることを特徴としている。

【0023】上記構成によれば、SOI基板の絶縁層上 のシリコン結晶層に形成された発光素子は、半導体シリ サイドの微粒子を備え、この半導体シリサイドは所定の バンドギャップを有し、しかも、微粒子に形成されるこ とによって量子サイズ効果を奏するから、この半導体シ リサイドの微粒子は高輝度発光が可能になり、その結 果、この発光素子は良好な発光効率が得られる。

された受光素子は、半導体シリサイドの微粒子を備え、 この半導体シリサイドは上記所定のバンドギャップを有 し、しかも、微粒子に形成されることによって量子サイ ズ効果を奏するから、この半導体シリサイドの微粒子に 入射する光による光学遷移によって、キャリアが効率良 く生成され、その結果、この受光素子は良好な受光効率 が得られる。

【0025】また、SOI基板のシリコン結晶層に形成 された導波路によって、上記発光素子からの光が上記受 ば信号を伝送する場合、上記発光素子から受光素子への 良好な信号伝送効率が得られる。

【0026】また、上記半導体装置は、発光素子、受光 素子および導波路がSOI 基板のシリコン結晶層に形成 され、上記発光素子および受光素子は、シリコン系化合 物である半導体シリサイドの微粒子を備えるので、従来 のモノリシックのシリコン集積回路の製造ラインを用い て安価に製造できる。

【0027】ここにおいて、SOI基板とは、絶縁層 折率と全反射角よりも小さい。したがって、導波路の周 10 と、この絶縁層上に位置するシリコン結晶層とを備える 構造をいう。例えば、バルクシリコン中に絶縁層として のシリコン酸化膜を埋め込み形成してSOI基板を構成 してもよく、あるいは、絶縁層としてのサファイアおよ び石英基板などの上に、シリコン結晶層を成長してSO I 基板を構成してもよい。また、半導体シリサイドと は、シリコンと金属との化合物であって、バンドギャッ プを有して半導体の性質を有するものを言う.

【0028】1実施形態の半導体装置は、上記発光素子 および受光素子の上記半導体シリサイドの微粒子は、F 染み出し長よりも薄くして、この膜の外部が空気に接す 20 e(鉄)シリサイド、M n(マンガン)シリサイド、M g (マグネシウム) シリサイド、Mo (モリブデン) シ リサイド、W (タングステン) シリサイド、Cr (クロ ム) シリサイド、Ru (ルテニウム) シリサイド、Re (レニウム) シリサイド、Os (オスミウム) シリサイ ド、Ba (バリウム) シリサイド、およびIr (イリジ ウム) シリサイドのいずれか1つの微粒子である。

> 【0029】上記実施形態によれば、上記発光素子およ び受光素子は、バンドギャップを有して直接遷移型の半 導体の性質を有するFeシリサイド、Mnシリサイド、 Mgシリサイド、Moシリサイド、Wシリサイド、Cr シリサイド、Ruシリサイド、Reシリサイド、Osシ リサイド、Baシリサイド、およびIrシリサイドのい ずれか1つの半導体シリサイドの微粒子を備えるので、 良好な発光効率および受光効率が得られる。

> 【0030】1実施形態の半導体装置は、上記発光素子 および受光素子の上記半導体シリサイドの微粒子は、 β -Fe (ベータ鉄) シリサイドの微粒子である。

【0031】上記実施形態によれば、上記発光素子およ び受光素子の上記半導体シリサイドの微粒子は、β-F 【0024】また、SOI基板のシリコン結晶層に形成 40 eシリサイドの微粒子であり、このβ-Feシリサイド は直接遷移型半導体であって、バンドギャップが0.7 5~0.9eVであり、また、光の吸収率が1E5/c m以上と比較的大きい値である。したがって、上記発光 素子および受光素子は、β-Feシリサイドの微粒子に よって、例えば1~1.55μm帯付近であって信号伝 送に好適な赤外光が、効率良く発光および受光できる。 また、β-Feシリサイドの微粒子を備える発光素子に よって発光される光は、シリコンのバンドギャップより も低いエネルギーの波長を有するので、上記SOI基板 光素子に導かれるから、上記発光素子の光によって例え 50 のシリコン結晶層に形成された導波路をシリコン結晶に よって構成する場合、この導波路で光が殆ど吸収される ことがなく、良好な効率で受光素子に送られる。

【0032】1実施形態の半導体装置は、上記発光素子 および受光素子の上記半導体シリサイドの微粒子は、F Mgシリサイド、Moシリサイド、Wシリサイド、Cr シリサイド、Ruシリサイド、Reシリサイド、Osシ リサイド、Baシリサイド、およびIrシリサイドのう ちの2つ以上からなる混晶半導体の微粒子である。

【0033】上記実施形態によれば、上記発光素子およ 10 び受光素子の上記半導体シリサイドの微粒子は、上記2 つ以上の半導体シリサイドからなる混晶半導体の微粒子 であるので、上記 2 つ以上の半導体シリサイドの混晶比 を制御することによって、所望のバンドギャップが得ら hs.

【0034】1実施形態の半導体装置は、上記半導体シ リサイドの微粒子は、1.5~30nmの粒径を有す る.

【0035】上記実施形態によれば、上記半導体シリサ イドの微粒子は、1.5~30nmの粒径を有するの で、この粒径を制御することによって、所望のバンドギ ャップが得られる。ここにおいて、上記半導体シリサイ ドの微粒子が1.5nmより小さいと、バンドギャップ が大きくなり、半導体シリサイドの微粒子が発光し難く なる。一方、上記半導体シリサイドの微粒子が30nm より大きいと、バンドギャップが小さくなり、信号伝送 に好適な波長の光が得られない。

【0036】1実施形態の半導体装置は、上記発光素子 および受光素子の上記半導体シリサイドの微粒子は、上 記半導体シリサイドの構成元素以外の金属元素がドープ 30 された半導体シリサイド微粒子である。

【0037】上記実施形態によれば、上記発光素子およ び受光素子の上記半導体シリサイドの微粒子は、上記金 属元素がドープされているので、上記発光素子では、上 記金属元素が発光中心として働いてキャリアの再結合を 促進するから、上記発光素子は良好な発光効率が得られ る。また、上記受光素子では、上記金属元素が発生中心 として働いてキャリアの生成を促進するので、上記受光 素子は良好な受光効率が得られる。

は、Er (エルビウム) である。

【0039】上記実施形態によれば、上記金属元素はE rであるので、上記発光素子は、上記半導体シリサイド の微粒子において上記Erが発光中心として働いて、良 好な発光効率が得られ、また、上記受光素子は、上記半 導体シリサイドの微粒子において上記E rが発生中心と して働いて、良好な受光効率が得られる。

【0040】1実施形態の半導体装置は、上記導波路 は、上記シリコン結晶層中に形成されて矩形断面を有 し、上記矩形断面の導波路の下部が上記絶縁膜に接する 50 波路の上部および傾部を囲む上記シリコン酸化膜、シリ

12

と共に、上記矩形断面の導波路の上部および側部が、シ リコン酸化膜、シリコン窒化膜、またはシリコン酸化膜 とシリコン窒化膜からなる多層膜で囲まれている。

【0041】上記実施形態によれば、上記導波路は、上 記シリコン結晶層中に形成されて矩形断面を有し、上記 矩形断面の導波路の下部が上記絶縁膜に接するので、上 記導波路の下部を画定する必要がなく、上記導波路の上 部および関部を画定するのみによって、上記シリコン結 晶層のシリコン結晶を用いて容易に形成される。

【0042】また、上記導波路は、上記矩形断面の導波 路の上部および側部が、シリコン酸化膜およびシリコン 窒化膜で囲まれており、上記シリコン酸化膜およびシリ コン窒化膜はシリコンよりも屈折率が小さいから、上記 導波路をシリコン結晶で形成することによって導波路に 効果的に光が閉じ込められて、上記導波路の光の伝送効 率が向上する。

【0043】また、上記導波路は、上記矩形断面の導波 路の上部および側部が、シリコン酸化膜とシリコン窒化 膜からなる多層膜で囲まれているので、このシリコン酸 20 化膜とシリコン窒化膜の膜厚や膜数を制御することによ って、上記導波路と多層膜との界面における光の反射に 波長依存性を持たせることができるから、上記導波路 は、伝送する光の波長に依存した伝送特性が得られる。 【0044】1実施形態の半導体装置は、上記導波路 は、上記シリコン結晶層中に形成されて矩形断面を有 し、上記矩形断面の導波路の上部および側部は、シリコ ン酸化膜、シリコン窒化膜、またはシリコン酸化膜とシ リコン窒化膜との多層膜よりも低い誘電率を有する膜に よって囲まれているか、あるいは、空気または不活性ガ スに接するか、あるいは、上記矩形断面の導波路の上部 および倒部の周りは真空である。

【0045】上記実施形態によれば、上記導波路は、上 記シリコン結晶層中に形成されて矩形断面を有し、上記 矩形断面の導波路の上部および側部は、シリコン酸化 膜、シリコン窒化膜、またはシリコン酸化膜とシリコン 窒化膜との多層膜よりも低い誘電率を有する膜によって 囲まれているか、あるいは、空気または不活性ガスに接 するか、あるいは、上記矩形断面の導波路の上部および 側部の周りは真空であって、これらのいずれも、シリコ 【0038】1実施形態の半導体装置は、上記金属元素 40 ンよりも屈折率が小さいから、シリコン結晶によって導 波路を形成することによって、この導波路に効果的に光 が閉じ込められて、上記導波路の光の伝送効率が向上す

> 【0046】1実施形態の半導体装置は、上記矩形断面 の導波路の上部および側部を囲む上記シリコン酸化膜、 シリコン窒化膜、またはシリコン酸化膜とシリコン窒化 膜との多層膜の膜厚は、上記発光素子からの光の染み出 し長よりも薄い厚みを有する。

【0047】上記実施形態によれば、上記矩形断面の導

コン窒化膜、またはシリコン酸化膜とシリコン窒化膜との多層膜の膜厚は、上記発光素子からの光の染み出し長よりも薄い厚みを有するので、上記シリコン酸化膜、シリコン窒化膜、またはシリコン酸化膜とシリコン窒化膜との多層膜の上記導波路と接しない側の面が、空気および真空に接する場合、この空気および真空の屈折率は略1.0であるので、この空気および真空よりも屈折率が大きい上記シリコン酸化膜、シリコン窒化膜、またはシリコン酸化膜とシリコン窒化膜との多層膜への導波路からの染み出し光は、上記空気および真空との間の界面に達し、この界面で導波路側に全反射される。その結果、上記導波路への光閉じ込め効果が向上し、この導波路の光伝送効率が向上する。

13

【0048】1実施形態の半導体装置は、上記SOI基板に、複数の素子によって構成された集積回路を備え、上記発光素子、受光素子、および導波路によって、上記集積回路の複数の素子間の信号を伝送する。

【0049】上記実施形態によれば、上記SOI基板に 形成された集積回路の複数の素子間の信号を、上記発光 素子、受光素子、および導波路によって伝送するので、 上記素子間の信号は、導電性の配線を介して電子によっ て伝送されるよりも高速で伝送されるから、上記集積回 路の処理速度が高速になる。また、上記導波路で伝送される光は、配線で伝送される電子におけるような電磁波 などの外乱を受け難いので、上記集積回路による処理が 安定する。

【0050】また、上記集積回路を構成する素子、ならびに、上記発光素子、受光素子、および導波路は、上記SOI基板に形成されるので、モノリシックの半導体装置が得られる。

【0051】1実施形態の半導体装置は、上記集積回路 を構成する複数の素子は、絶縁ゲート電界効果型MOS (金属・酸化膜・半導体)素子、またはバイボーラ素子 である。

【0052】上記実施形態によれば、上記集積回路を構成する複数の素子は、絶縁ゲート電界効果型MOS素子、またはバイボーラ素子であるので、これらの素子のうちの所定の素子で電子的に処理された信号が、上記発光素子、受光素子、および導波路で光によって他の素子に伝送され、この伝送された信号が上記他の素子で電子40的に処理されて、光電気集積回路が形成される。

【0053】1実施形態の半導体装置は、上記集積回路に信号を入出力する入力受光素子および出力発光素子と、上記入力受光素子および出力発光素子と、他の半導体装置または外部のシステムとを接続する導波路とを備え、上記入力受光素子、出力発光素子、および導波路によって、上記他の半導体装置または外部のシステムと信号をやり取りする。

【0054】上記実施形態によれば、上記集積回路で処 ルして、半導体シリサイド微粒子を含む膜を形成する工理された信号が、上記出力発光素子、導波路を経て上記 50 程と、上記半導体シリサイド微粒子を含む膜上に、第2

他の半導体装置または外部のシステムに伝送され、また、上記他の半導体装置または外部のシステムで処理された信号が、上記導波路、出力発光素子を経て上記集積回路に伝送される。したがって、上記半導体装置は、上記他の半導体装置または外部のシステムとの間の信号伝送が、高速に安定して実行される。

【0055】1実施形態の半導体装置は、上記導波路は、光ファイバである。

リコン酸化膜とシリコン窒化膜との多層膜への導波路か 【0056】上記実施形態によれば、上記半導体装置 らの染み出し光は、上記空気および真空との間の界面に 10 と、他の半導体装置または外部のシステムとの間の信号 達し、この界面で導波路側に全反射される。その結果、 伝送が、光ファイバによって高速に安定して実行され 上記達波路への光閉じ込め効果が向上し、この導波路の る。

【0057】本発明の半導体装置は、第1の素子と、上記第1の素子に隣接して、第1の粒径の半導体シリサイド微粒子を備える第1の発光素子と、第2の素子と、上記第2の素子に隣接して、第2の粒径の半導体シリサイド微粒子を備える第2の発光素子と、第3の素子と、上記第3の素子に隣接して、第1の粒径の半導体シリサイド微粒子を備える第1の受光素子と、第4の素子と、上記第4の素子に隣接して、第2の粒径の半導体シリサイド微粒子を備える第2の受光素子と、上記第1および第2の発光素子から放出された光を上記第1および第2の受光素子に導いて、波長多重並列伝送する導波路とをSOI基板の絶縁膜上のシリコン結晶層に備えることを特徴としている。

【0058】上記構成によれば、第1の発光素子が第1の素子から信号を受けて発光し、第2の発光素子が第2の素子から信号を受けて発光する。上記第1の発光素子が備えるシリサイド微粒子の粒径である第1の粒径と、30上記第2の発光素子が備えるシリサイド微粒子の粒径である第2の粒径とは異なるので、上記第1の発光素子の発光波長と第2の発光素子の発光波長とは異なる。波長が異なる上記第1の発光素子の発光光と第2の発光素子の発光光とが、導波路によって波長多重並列伝送されて、第1受光素子および第2受光素子に受光される。これにより、同一の導波路によって、複数の信号が並列伝送できる。

【0059】本発明の半導体装置の製造方法は、SOI 基板の絶縁膜上のシリコン結晶層中に、第1 導電型の不純物を添加し、この不純物を活性化させる工程と、上記シリコン結晶層上に酸化膜を形成し、この酸化膜を所定の形状にパターニングする工程と、上記シリコン結晶層上の上記酸化膜が形成されていない部分に、第1の真性シリコン層をエピタキシャル成長する工程と、上記第1の真性シリコン層上に、真性シリコンと、金属または半導体シリサイドとを、スパッタ法、蒸着法、またはMB E法によって同時成膜する工程と、上記真性シリコンと、金属または半導体シリサイドとからなる膜をアニールして、半導体シリサイド微粒子を含む膜を形成する工程と、上記半導体シリサイド微粒子を含む膜を形成する工程と、上記半導体シリサイド微粒子を含む膜を形成する工程と、上記半導体シリサイド微粒子を含む膜と形成する工程と、上記半導体シリサイド微粒子を含む膜と形成する工程と、上記半導体シリサイド微粒子を含む膜と形成する工程と、上記半導体シリサイド微粒子を含む膜と形成する工程と、上記半導体シリサイド微粒子を含む膜上に、第2

の真性シリコン層をエピタキシャル成長する工程と、上 記第2の真性シリコン層上に、第2導電型の不純物が添 加されたシリコン層を形成する工程と、上記絶縁膜上の シリコン結晶層と、上記第2導電型の不純物が添加され たシリコン層とに、電極を各々接続する工程とを備える ことを特徴としている。

15

【0060】上記構成によれば、第1導電型のシリコン 結晶層上、かつ、酸化膜が形成されていない部分に、第 1の真性シリコン層を形成する。この第1の真性シリコ ン層上に、真性シリコンと、金属または半導体シリサイ 10 ドとを同時成膜し、この同時に成膜された膜をアニール して、半導体シリサイド微粒子を含む膜を形成する。こ の半導体シリサイド微粒子を含む膜上に、第2の真性シ リコン層、第2導電型の不純物が添加されたシリコン層 を形成する。これによって、p-i-nあるいはn-i -p構造を有する受光素子および発光素子が、SOI基 板の所定部分に作成される。

【0061】本発明の半導体装置の製造方法は、SOI 基板の絶縁膜上のシリコン結晶層中に、第1導電型の不 シリコン結晶層上に酸化膜を形成し、この酸化膜を所定 の形状にパターニングする工程と、上記シリコン結晶層 上の上記酸化膜が形成されていない部分に、真性シリコ ンと、金属または半導体シリサイドとを、スパッタ法、 蒸着法、またはMBE法によって同時成膜する工程と、 上記真性シリコンと、金属または半導体シリサイドとか らなる膜をアニールして、上記真性シリコン中に、半導 体シリサイド微粒子を島状に形成する工程と、上記半導 体シリサイド微粒子が島状に析出された真性シリコンの 膜上に、第2導電型の不純物が添加されたシリコン層を 30 形成する工程と、上記絶縁膜上のシリコン結晶層と、上 記第2導電型の不純物が添加されたシリコン層とに、電 極を各々接続する工程とを備えることを特徴としてい る。

【0062】上記構成によれば、第1導電型のシリコン 結晶層上、かつ、酸化膜が形成されていない部分に、真 性シリコンと、金属または半導体シリサイドとを同時成 膜し、この同時に成膜された膜をアニールして、島状に 形成された半導体シリサイド微粒子を含む真性シリコン の膜を形成する。この半導体シリサイド做粒子を含む真 40 る。 性シリコンの膜上に、第2導電型の不純物が添加された シリコン層を形成する。これによって、p-nあるいは n-p構造を有する受光素子および発光素子が、SOI 基板の所定部分に作成される。

【0063】本発明の半導体装置の製造方法は、SOI 基板の絶縁膜上のシリコン結晶層中に、第1導電型の不 純物を添加し、この不純物を活性化させる工程と、上記 シリコン結晶層上に酸化膜を形成し、この酸化膜を所定 の形状にパターニングする工程と、上記シリコン結晶層

ン膜を、スパッタ法、蒸着法、またはMBE法によって 成膜する工程と、上記真性シリコン膜中に、Fe、M n、Mg、Mo、W、Cr、Ru、Re、Os、Ba、 またはIrの金属イオンをイオン注入する工程と、上記 金属イオンが注入された真性シリコン膜をアニールし て、上記真性シリコン膜中に、上記金属イオンを含む半 導体シリサイド微粒子を島状に形成する工程と、上記半 導体シリサイド微粒子が島状に形成された真性シリコン の膜上に、第2導電型の不純物が添加されたシリコン層 を形成する工程と、上記絶縁膜上のシリコン結晶層と、 上記第2導電型の不純物が添加されたシリコン層とに、 電極を各々接続する工程とを備えることを特徴としてい る.

【0064】上記構成によれば、第1導電型のシリコン 結晶層上、かつ、酸化膜が形成されていない部分に真性 シリコン膜を成膜し、この真性シリコン膜中に金属イオ ンを注入し、アニールして、上記真性シリコン膜中に、 上記金属イオンを含む半導体シリサイド微粒子を島状に 形成する。この半導体シリサイド微粒子が島状に形成さ 純物を添加し、この不純物を活性化させる工程と、上記 20 れた真性シリコンの膜上に、第2導電型の不純物が添加 されたシリコン層を形成する。これによって、p-inあるいはn-i-p構造を有する受光素子および発光 素子が、SOI基板の所定部分に作成される。

> 【0065】本発明の半導体装置の製造方法は、SOI 基板の絶縁膜上のシリコン結晶層中に、第1導電型の不 純物を添加し、この不純物を活性化させる工程と、上記 シリコン結晶層上に酸化膜を形成し、この酸化膜を所定 の形状にパターニングする工程と、上記シリコン結晶層 中の上記酸化膜が形成されていない部分に、Fe、M n, Mg, Mo, W, Cr, Ru, Re, Os, Ba, またはIrの金属イオンをイオン注入する工程と、上記 金属イオンが注入されたシリコン結晶層をアニールし て、上記シリコン結晶層中に、上記金属イオンを含む半 導体シリサイド微粒子を島状に形成する工程と、上記半 導体シリサイド微粒子が島状に形成されたシリコン結晶 層上に、第2導電型の不純物が添加されたシリコン層を 形成する工程と、上記絶縁膜上のシリコン結晶層と、上 記第2導電型の不純物が添加されたシリコン層とに、電 極を各々接続する工程とを備えることを特徴としてい

【0066】上記構成によれば、第1導電型のシリコン 結晶層中であって、酸化膜が形成されていない部分の下 方に、金属イオンを注入し、アニールして、上記シリコ ン結晶層中に、上記金属イオンを含む半導体シリサイド 微粒子を島状に形成する。この半導体シリサイド微粒子 が島状に形成されたシリコン結晶層上に、第2導電型の 不純物が添加されたシリコン層を形成する。これによっ て、p-i-nあるいはn-i-p構造を有する受光素 子および発光素子が、SOI基板の所定部分に、比較的 上の上記酸化膜が形成されていない部分に、真性シリコ 50 容易に作成される。また、上記半導体シリサイド做粒子

を上記シリコン結晶層中に形成することによって、発光 素子の発光部および受光素子の受光部が上記シリコン結 晶層中に形成されるので、この発光部および受光部に導 波路を隣接させることにより、上記発光部から容易に光 を取り出し、また、上記受光部に容易に光を導くことが できる。すなわち、上記発光素子および受光素子は、シ リコン結晶層中に形成される導波路との接続性が、容易 かつ良好になる。

【0067】本発明の半導体装置の製造方法は、SOI 基板の絶縁膜上のシリコン結晶層に、MOSFET (金 10 属・酸化膜・半導体電界効果トランジスタ) のソースお よびドレインとなる第1導電型の第1領域を形成する工 程と、上記シリコン結晶層に、上記第1領域から所定の 距離をおいて、第2導電型の第2領域を形成する工程 と、上記シリコン結晶層の上記第1領域と第2領域との 間の領域に、金属イオンを注入する工程と、上記シリコ ン結晶層の上記金属イオンを注入した領域に、半導体シ リサイド微粒子を形成するための熱処理を施す工程と、 上記シリコン結晶の第1領域と、第2領域とに、電極を 各々接続する工程とを備えることを特徴としている。 【0068】上記構成によれば、SOI基板上に、MO SFETと、このMOSFETのソースおよびドレイン に接続された発光素子および受光素子が形成され、電気 信号と光信号との間を変換するモノリシックの半導体装 置が得られる。

【0069】また、上記発光素子または受光素子は、M OSFETの標準的な製造プロセスによって形成される ので、従来のMOSFETの製造ラインを利用して、S O I 基板にMOSFET、発光素子、および受光素子を 備える半導体装置が、安価に製造される。

【0070】本発明の半導体装置の製造方法は、SOI 基板の絶縁膜上のシリコン結晶層に、上記絶縁膜に達し ない深さのトレンチを形成し、このトレンチに絶縁体を 充填して分離体を形成し、この分離体の両側かつ上記絶 縁膜上に、バイポーラ素子のコレクタ領域に接続する第 1導電型の第1領域を形成する工程と、上記シリコン結 晶層の上記分離体の一方の側であって上記第1領域の上 方に、金属イオンを注入する工程と、上記シリコン結晶 層の上記金属イオンを注入した領域に、半導体シリサイ リコン結晶層の上記半導体シリサイド微粒子を形成した 領域の上方に、第2導電型の第2領域を形成する工程 と、上記シリコン結晶層の上記分離体の他方の側に、バ イポーラ素子を形成する工程と、上記シリコン結晶層の 第2領域と、上記バイポーラ素子に、電極を各々接続す る工程とを備えることを特徴としている。

【0071】上記構成によれば、SOI基板上に、バイ ポーラ素子と、このバイポーラ素子のコレクタに接続さ れた発光素子および受光素子が形成され、電気信号と光 れる。

【0072】1実施形態の半導体装置の製造方法は、上 記半導体シリサイド微粒子に、Erを添加する。

【0073】上記実施形態によれば、上記シリサイド微 粒子にErを添加することによって、発光効率の良好な 発光素子、および、受光効率の良好な受光素子を備える 半導体装置が作成される。

[0074]

【発明の実施の形態】以下、本発明を図示の実施の形態 により詳細に説明する。

【0075】(第1実施形態)図1(a),(b), (c)は、本発明の第1実施形態の半導体装置を製造す る工程を示す図である。本実施形態では、本発明の半導 体装置が備える発光素子、受光素子、および導波路のう ち、発光素子を形成する工程を説明する。

【0076】まず、図1 (a) に示すようなシリコン単 結晶層11と、このシリコン単結晶層11上に形成され た埋め込み酸化膜12と、この埋め込み酸化膜12上に 位置して30~100mm程度の膜厚を有するSOI層 20 13とからなるSOI基板を用意する。上記SOI基板 のSOI層13に、30~60keV程度の注入エネル ギー、および、1014~1015 cm-2 程度の注入 量で、砒素などのn型不純物をイオン注入する。このS OI層13は、後述する発光材料である8-Feシリサ イド微粒子への電子の供給源となるので、熱処理後の不 純物濃度が1×10¹⁹~1×10²¹ cm⁻³程度と なるように、エネルギーやドーズ量などの注入条件を設 定する。

【0077】その後、上記SOI層13上に、図示しな 30 いレジストを、膜厚が例えば300nm程度になるよう に塗布する。続いて、ステッパーなどの紫外線露光機に より、上記レジスト膜の所定のパターン領域を露光し、 このレジスト膜の露光部分を現像、ベークして、レジス トパターンを形成する。このSO I 基板上に、方向性ス パッタリング法などにより、シリコン酸化膜を例えば3 00 n m程度の厚さに堆積する。 これによって、上記レ ジストパターンの開口部では、SOI層13上にシリコ ン酸化膜が形成される。次いで、リフトオフ法によっ て、上記レジストパターンおよびSOI層13上に堆積 ド微粒子を形成するための熱処理を施す工程と、上記シ 40 したシリコン酸化膜を除去すると、図1 (a) に示すよ うなシリコン酸化膜によるマスクパターン14が、SO I層13上に形成される。

【0078】次に、上記SOI層13上の上記マスクバ ターン14が形成されていない部分に、ノンドープシリ コンと β -Feシリサイドとを、各々独立して同時にス パッタすることによって、ノンドープシリコンとβ-F eシリサイドとの混合膜を形成する。その後、上記混合 膜に、600~900℃の温度で、RTAなどの急速昇 降温アニールを施す。これによって、ノンドープシリコ 信号との間を変換するモノリシックの半導体装置が得ら 50 ンのマトリックス中に1.5mm~20mm程度の結晶

またはアモルファス状態のB-Feシリサイドの微粒子 を島状に析出させて、半導体シリサイドとしての8-F eシリサイドの微粒子を備えるβ-Feシリサイド微粒 子膜15を作製する(図1(b))。

【0079】ここにおいて、上記ノンドープシリコンと β-Feシリサイドとの混合膜は、MBE、CVDなど によって形成してもよい。

【0080】その後、図1(c)に示すように、上記B -Feシリサイド微粒子膜15の上に、p型不純物が1 ×10¹9~1×10²1 cm⁻³程度の濃度でドーピ ングされたp型シリコン層18を、例えば50nm~3 00nm程度エピタキシャル成長する。最後に、上記S O I 層 1 3 に、 図示しない引出し電極を接続して n 型電 極を形成し、上記p型シリコン層18に図示しない電極 を接続してp型電極を形成して、発光素子が完成する。 【0081】上記実施形態によれば、上記p型シリコン 層18とn型のSOI層13との界面にβ-Feシリサ イド徴粒子膜15を備えるp-n接合構造が形成され る。上記p-n接合の界面に形成された $\beta-Fe$ シリサ ズ効果を有するので、高輝度発光が可能であり、高効率 の発光素子が形成できる。また、本実施形態の発光素子 は、上記8-Feシリサイド微粒子膜15に入射した光 による光学遷移によってキャリアを生成するので、受光 素子としても機能できる。

【0082】上記実施形態において、上記 β -Feシリ サイド微粒子膜15には、Erを含ませてもよい。上記 β-Feシリサイド微粒子膜15にキャリアが注入され た際、上記Erが発光中心として働いて、上記発光素子 は、さらに高輝度発光ができる。

【0083】上記実施形態において、SOI層13上に は、上記マスクパターン14を配置しないで、SOI層 13上の全面に、 β -Feシリサイド微粒子膜15、p 型シリコン層18を積層してp-n構造を形成し、その 後、リソグラフィ、エッチングプロセスによって、上記 SOI層13上の半導体層を所定の形状に形成してもよ 61.

【0084】また、SOI層13にp型不純物を添加す

ると共に、β-Feシリサイド微粒子膜15上にn型シ

リコン層を配置して、n-p構造を構成してもよい。 【0085】また、本実施形態の半導体は、SOI基板 中に形成された埋め込み酸化膜12上の上記SOI層1 3に形成したが、ガラスなどの絶縁基板上に形成された 結晶性あるいは非晶質シリコン膜に形成してもよい。 【0086】(第2実施形態)図2(a), (b)は、 本発明の第2実施形態の半導体装置を製造する工程を示 す図である。本実施形態では、本発明の半導体装置が備 える発光素子、受光素子、および導波路のうち、発光素 子を形成する工程を説明する。第2実施形態の半導体装 置の製造方法において、第1実施形態と同一の部分には 50 してもよい。 2.0

同一の参照番号を付して、詳細な説明を省略する。 【0087】まず、第1実施形態と同様に、SOI基板 を用意し、このSOI基板のSOI層13に、第1実施 形態と同様に砒素などのn型不純物をイオン注入する。 その後、上記SOI層13上に、図1(a)と同様のシ リコン酸化膜によるマスクパターン14を形成する。 【0088】次に、上記SOI層13上の上記マスクパ ターン14が形成されていない部分に、CVD、スパッ タリング法などによって、第1の真性シリコン層26を 10 エピ成長する。この真性シリコン層26上に、ノンドー プシリコンと半導体シリサイドとしてのβ-Feシリサ イドとを各々独立して同時にスパッタして、ノンドープ シリコンとβ-Feシリサイドとの混合膜を形成する。 引き続き、上記混合膜に、600~900℃の温度でR TAなどの急速昇降温アニールを施して、ノンドープシ リコン中に1.5nm~20nm程度の粒径を有するア モルファス状態のβ-Feシリサイド微粒子を島状に析 出させる。これによって、β-Feシリサイド微粒子膜 27を形成する。 その後、 図2 (a) に示すように、 上 イド微粒子膜15は、バンドギャップを有して量子サイ 20 記β-Feシリサイド微粒子膜27上に、CVD、スパ ッタリング法などによって、第2の真性シリコン層28 をエピ成長する。

> 【0089】続いて、図2(b)に示すように、上記S O I 層13の不純物と逆の導電型であるp型不純物が1 ×10¹⁹~1×10²¹ cm⁻³程度の濃度でドービ ングされたp型シリコンを、例えば50nm~300n m程度エピタキシャル成長し、パターニングして、p型 シリコン層29を形成する。これにより、p-i-n接 合構造が得られる。上記SOI層13に、図示しない引 30 出し電極を接続してn型電極を形成し、上記p型シリコ ン層29に図示しない電極を接続してp型電極を形成し て、発光素子が完成する。

> 【0090】本実施形態によれば、上記p-i-n接合 構造の i 層中に設けられたβ-Feシリサイド微粒子 は、バンドギャップを有し、さらに、1.5 nm~20 nmの粒径を有して量子サイズ効果を奏するので、n型 のSOI層13を経て注入された電子により、上記B-Feシリサイド微粒子でエネルギーの直接遷移が生じ て、高輝度に発光する。また、本実施形態の発光素子 40 は、上記β-Feシリサイド微粒子膜17への入射光に よる光学遷移によってキャリアを生成するので、受光素 子としても機能できる。

【0091】上記実施形態において、SOI層13上に は、図1(a)に示すようなマスクパターン14を配置 しないで、SOI層13上の全面に、第1真性シリコン 層、β-Feシリサイド微粒子膜、第2真性シリコン 層、p型シリコン層を積層してp-i-n構造を形成 し、その後、リソグラフィ、エッチングプロセスによっ て、上記SOI層13上の半導体層を所定の形状に形成

【0092】また、SOI層13にp型不純物を添加す ると共に、真性シリコン層28上にn型シリコン層を配 置して、n-i-p構造を構成してもよい。

21

【0093】また、本実施形態の半導体は、SOI基板 中に形成された埋め込み酸化膜12上の上記S01層1 3に形成したが、ガラスなどの絶縁基板上に形成された 結晶性あるいは非晶質シリコン膜に形成してもよい。 【0094】(第3実施形態)図3(a),(b),

(c)は、本発明の第3実施形態の半導体装置を製造す る工程を示す図である。本実施形態では、半導体装置の 10 発光素子を形成する工程を説明する。第3実施形態の半 導体装置の製造方法において、第1実施形態と同一の部 分には同一の参照番号を付して、詳細な説明を省略す

【0095】まず、第1実施形態と同様に、SOI基板 を用意し、このSOI基板のSOI層13に、砒素など のn型不純物を、10¹⁵~10¹⁷ c m⁻³程度の濃 度になるようにイオン注入する。その後、上記SOI層 13上に、図1(a)と同様のシリコン酸化膜によるマ スクパターン14を形成する。

【0096】続いて、上記SOI層13上であって上記 マスクパターン14が配置されていない部分であるウィ ンドウから、SOI層13に、砒素、燐などのn型不純 物をイオン注入し、アニールする。これによって、図3 (a) に示すように、上記SOI層13の表面からSO・ I 層 1 3 の 厚みの 1/5~1/2程度の 深さまでの 部分 に、10¹⁷~10²⁰ cm⁻³程度の濃度のn型不純 物を有する n+型領域35を形成する。

【0097】さらに、上記マスクパターン14のウイン +型領域36を形成する。上記p+型領域36は、上記 n+型領域35内に形成する。その後、上記p+型領域 36の下端であって、上記n+型領域との境界に、鉄な どの金属イオンを1016~1018 cm-2程度の注 入量でイオン注入する。引き続き、600~900℃の RTA熱処理を施すことにより、上記イオン注入した鉄 を結晶化させ、シリサイド化、微粒子化して、半導体シ リサイドとしてのFeシリサイドの微粒子を備えるFe シリサイド微粒子膜37を形成する(図3(b))。

【0098】その後、図3 (c)に示すように、上記p +型領域36の上に、上記SOI層13の不純物と逆の 導電型であるp型不純物が1×10¹⁵~1×10¹⁷ c m⁻³程度の濃度でドーピングされたp型シリコン層3 8を、例えば100nm~300nm程度エピタキシャ ル成長する。 最後に、上記SOI層13に、図示しない 引出し電極を接続してn型電極を形成し、上記p型シリ コン層28に図示しない電極を接続してp型電極を形成 して、発光素子が完成する。

【0099】上記実施形態によれば、上記p+型領域3 6とn+型領域35との界面にFeシリサイド微粒子膜 50 ので、キャリア注入によってエネルギーの直接遷移が生

37を備えるp-n接合構造が形成される。上記p-n 接合の界面に形成されたFeシリサイド微粒子膜37 は、バンドギャップを有して量子サイズ効果を有するの で、高輝度発光が可能であり、高効率の発光素子が形成 できる。本実施形態の発光素子は、上記Feシリサイド 徴粒子膜37に入射する光による光学遷移によってキャ リアを生成するので、受光素子としても機能できる。

【0100】上記実施形態において、SOI層13をn 型にしたが、SOI層13をp型にして発光素子を形成 してもよい。すなわち、p型のSOI層13の表面から SOI層13の厚みの1/5~1/2程度の深さまでの 部分に、p型不純物を注入してp+型領域を形成し、こ のp+型領域内に、n型不純物を注入してn+型領域を 形成し、このn+型領域の下端であって、上記p+型領 域との境界に、Feシリサイド微粒子膜37を形成して もよい。この場合、上記n+型領域上にはn型シリコン 層を形成する。

【0101】また、本実施形態の半導体装置は、SOI 基板中に形成された埋め込み酸化膜12上の上記SOI 20 層13に形成したが、ガラスなどの絶縁基板上に形成さ れた結晶性あるいは非晶質シリコン膜に形成してもよ

【0102】(第4実施形態)第3実施形態の半導体装 置は、SOI層13内に鉄イオンを注入、アニールし て、p-n構造接合の接合境界にFeシリサイド微粒子 膜37を形成したが、第4実施形態では、p-i-n構 造接合を形成し、i層にFeイオンを注入してFeシリ サイド微粒子膜を形成する。まず、図4(a)に示すよ うに、第1実施形態と同様のマスクパターン14を形成 ドウを通して、ボロンイオンを注入、アニールして、p 30 し、10¹7~10²0 c m⁻³程度に n型不純物がド ープされた n型SO I 層13上に、真性シリコンを50 ~150 n m程度の厚みに成膜して真性シリコン層41 を形成する。その後、上記真性シリコン層41中に、鉄 イオンを1016~1018 cm-2程度の注入量でイ オン注入し、600~900℃のRTA熱処理を施すこ とにより、真性シリコン層41の厚み方向中央に、半導 体シリサイドとしてのFeシリサイドの微粒子を備える Feシリサイド微粒子部47を形成する。さらに、必要 であれば、上記半導体シリサイドの相の最適化を図るた めに、適当なアニールを施す。その後、図4(b)に示 すように、上記真性シリコン層41の上に、p型シリコ ン層48を例えば例えば100nm~300nm程度の 厚みにエピタキシャル成長する。最後に、上記SOI層 13に、図示しない引出し電極を接続して n型電極を形 成し、上記 p型シリコン層48に図示しない電極を接続 してp型電極を形成して、発光素子が完成する。

【0103】本実施形態によれば、上記p-i-n接合 構造のi層中に設けられたFeシリサイド微粒子は、バ ンドギャップを有し、さらに、量子サイズ効果を奏する 23

じ、高輝度に発光する。また、本実施形態の発光素子 は、上記Feシリサイド微粒子部47への入射光による 光学遷移によってキャリアを生成するので、受光素子と しても機能できる。

【0104】上記実施形態において、SOI層13上に は、図1(a)と同様のマスクパターン14を配置しな いで、SOI層13上の全面に真性シリコン層を積層 し、この真性シリコン層の厚み方向略中央にFeシリサ イド粒子部を形成し、上記真性シリコン層上にp型シリ ソグラフィ、エッチングプロセスによって、上記SOI 層13上の半導体層を所定の形状に形成してもよい。

【0105】また、SOI層13にp型不純物を添加す ると共に、真性シリコン層4 1上にn型シリコン層を配 置して、n-i-p構造を構成してもよい。

【0106】また、本実施形態の半導体は、SOI基板 中に形成された埋め込み酸化膜12上の上記SOI層1 3に形成したが、ガラスなどの絶縁基板上に形成された

結晶性あるいは非晶質シリコン膜に形成してもよい。 オンをシリコン層に注入する際、金属イオンの注入深さ 方向分布が重要となる。一般的にチャネリングが生じな い場合で注入した金属イオンの深さ方向分布は、金属イ オンの注入エネルギーとドーズ量で決定される。S.M.Sz e著VLSI Technology 2nd ed. McGrawHill出版(198 8) によると、イオン注入の深さ方向プロファイルは、 イオンの投影飛程即と投影分散ΔRpおよび3次のモーメ ントm3から、LSS (Lindhard、Scharaff、Schiott) 理論に基づいて概算することが可能である。J.F.Gibbon s、W.S.Johnson、S.M.Mylrorie著 Projected Ranges S 30 tatistics: Semiconductors and Related Materials, 2 nd ed. Dowden, Hutchinson & Ross 出版社 (197 5)には、上記RpおよびΔRpおよびm3などに関する計 算値が表にまとめられている。イオンが注入されるシリ コン層の最表面から、投影飛程Rpを中心にΔRp程度の幅 で注入イオンの打ち込み領域が形成される。従って、イ オンの注入エネルギーを制御することで微粒子を形成す る深さを制御し、ドーズ量を制御することでシリサイド 微粒子の密度、サイズが制御可能になる。

ギャップについて説明する。半導体シリサイド微粒子の バンドギャップは、半導体シリサイドの材料本来の特性 によって決まる面もあるが、これに加えて、ナノメータ オーダーの微粒子特有の量子サイズ効果によって制御さ れる。半導体シリサイド微粒子の半径をR、電子と正孔 の有効質量を夫々me、mhとして、電子と正孔の波動 関数が微粒子の境界で0となる境界条件と有効質量近似 とを導入すると、微粒子のバンドギャッフEgnicroは、 下記の式(1)で求められる。

[0109]

【数1】

Egmicro=Egbulk+h² ϕ 1² / 2 μ R² · · · (1) ここにおいて、hはプランク定数、μは電子と正孔の換 算質量であって、

 $\mu = m_e \times m_h / (m_e + m_h)$

Egbulkはバルクにおけるバンドギャップであり、 ø 1 =

【0110】また、半導体シリサイド微粒子を、2種類 の半導体シリサイドの混晶で形成すると、粒子サイズだ コン層を積層してp-i-n構造を形成し、その後、リ 10 けでなく混晶比によってもバンドギャップを制御するこ とが可能になる。例えば、第1の半導体シリサイドのバ ンドギャップをEg1、第2の半導体シリサイドのバンド ギャップをEg2、第1の半導体シリサイドの組成比をxと すると、この混晶半導体シリサイドのバンドギャップEg mixは、下記の式 (2) で求められる。

[0111]

【数2】Egmix= $xEg1+(1-x)Eg2\cdot\cdot\cdot(2)$ ここで、Feシリサイド、Mnシリサイド、Mgシリサ イド、Moシリサイド、Wシリサイド、Crシリサイ 【0107】第3、第4実施形態では、鉄などの金属イ 20 ド、Ruシリサイド、Reシリサイド、Osシリサイ ド、Baシリサイド、およびIrシリサイドなどのう ち、少なくとも2種類以上の半導体シリサイドを混晶 し、この混晶比を制御すると共に、上記混晶した2種類 以上の半導体シリサイドによって微粒子を形成し、この 微粒子の径を制御する。そうすると、直接遷移型半導体 としての半導体シリサイドの特性を生かしながら、粒子 径による効果と混晶比による効果とによって、混晶によ る半導体シリサイド微粒子を、所望のバンドギャップに 正確に制御することができる。

> 【0112】上記第1乃至第4実施形態の半導体装置に おいて、2種類以上の半導体シリサイドを用いて微粒子 を形成し、この微粒子の径を制御して発光素子を形成し たところ、上記半導体シリサイド微粒子によって、所望 の波長の光を発光させることができた。

【0113】(第5実施形態)図5は、本発明の第5実 施形態の半導体装置を示す図である。この半導体装置 は、n-p-n型バイポーラトランジスタB1と、i層 57に半導体シリサイド微粒子59が形成されたp-i -n型発光素子L1とを組み合わせたものである。この 【0108】ここで、半導体シリサイド微粒子のバンド 40 半導体装置は、上記バイボーラトランジスタB1のコレ クタ52と、上記発光素子L1のn型シリコン領域51 とを共通にしている。この半導体装置は、第1乃至第4 実施形態の発光素子のSOI基板と同様のSOI基板上 に形成されており、上記コレクタ52とn型シリコン領 域51とは、シリコン単結晶層11上の埋め込み酸化膜 12上に形成されている。

> 【0114】上記バイポーラトランジスタB1とp-i - n型発光素子し1との間には、分離体としてのシリコ ン酸化膜56が形成されており、このシリコン酸化膜5 50 6が、バイポーラトランジスタB1と発光素子L1とを

分離している。また、発光素子L1のp型シリコン領域 58上には発光素子電極61が形成され、トランジスタ B1のエミッタ54上にはエミッタ電極62が形成さ れ、ベース53上にはベース電極63が形成されてい

25

【0115】上記発光素子L1は、n型シリコン領域5 1と、このn型シリコン領域51上の真性シリコン領域 57を有し、この真性シリコン領域57は、厚み方向略 中央に、Feシリサイド微粒子59を含んでいる。

【0116】また、上記バイポーラトランジスタB1 は、エミッタ54、ベース53、コレクタ52で構成さ れている。上記ベース53に電流が流れると、上記バイ ポーラトランジスタB1はオンになり、コレクタ52に 電子が注入される。この注入された電子が発光素子L1 のn型シリコン領域51に注入される。ここで、上記発 光素子電極61を介して、発光素子L1のp型シリコン 領域58に正孔が注入されると、真性シリコン領域57 中のFeシリサイド微粒子59が発光する。したがっ て、上記バイポーラトランジスタB1に入力される電気 信号を、上記発光素子L1によって光信号に変換でき る.

【0117】なお、上記説明とは逆に、上記発光素子し 1におけるp-i-n構造に、上記半導体シリサイド微 粒子59のバンドギャップと共鳴する光が入射すると、 光学遷移によって微粒子59でキャリア、すなわり電子 と正孔が発生する。このキャリアを、上記pーi-n構 造のn型領域51もしくはp型領域58から取り出して 他の回路に流すことによって、上記発光素子L1は受光 素子として機能できる。例えば、上記バイポーラトラン ジスタB1のエミッタ54とコレクタ52を入れ換える 30 上記発光素子79によって光信号に変換できる。 と、このバイポーラトランジスタがオンのときに、上記 受光素子で受光した光を電気信号に変換できる。

【0118】なお、本実施形態の半導体装置において、 上記発光素子L1の各領域58,57,51と、上記バ イポーラトランジスタB1の深さ方向に対応する各領 域、すなわちエミッタ54, ベース53, コレクタ52 との間で、導電型や不純物濃度が異なる。例えば、発光 素子L1では、真性シリコン領域57は真性であるのに 対して、バイポーラトランジスタB1のベース53はp はp型であるのに対して、バイポーラトランジスタB1 のエミッタ54は n型である。

【0119】これらの構造は、リソグラフィ、エッチン グまたはリフトオフ、およびイオン注入を組み合わせて 作成できる。例えば、SOI層上に、シリコン酸化膜か らなるマスクパターンを形成し、シリコン酸化膜が形成 されていない領域に選択的にイオン注入することによっ て、各領域の導電型と不純物濃度が制御可能になる。

【0120】上記実施形態の半導体装置は、n-p-n 型バイポーラトランジスタB1とp-i-n型発光素子 50 【0126】また、バイボーラトランジスタの製造方法

L1との組み合わせであるが、p-n-p型のバイポー ラトランジスタと、n-i-p型の発光素子とを組み合 わせてもよい。

【0121】(第6実施形態)図6は、本発明の第6実 施形態の半導体装置を示す図である。この半導体装置 は、n-MOSFET71と、真性シリコン領域73に 半導体シリサイド微粒子74が形成されたp-i-n型 発光素子75とを、SOI基板上に一体に組み込んだシ リコン系光電気集積回路である。

10 【0122】上記p-i-n型発光素子75は、シリコ ン単結晶層11上の埋め込み酸化膜12上に形成された n型領域77, 真性シリコン領域73, p型領域78を 備え、上記真性シリコン領域73は半導体シリサイド微 粒子74を含んでいる。また、このp型領域78上に は、発光素子電極79が形成されている。上記 n型領域 77は、n-MOSFET71のドレイン領域77と発 光素子75のn型領域77との2つの役目を果たす。

【0123】上記MOSFET71は、ソース領域8 1,チャネル領域82,ドレイン領域77,ゲート酸化 膜84、ゲート電極85、ソース電極86とで構成され 20 ている。上記ゲート電極85に電圧が印加されると、上 記MOSFET71はオンとなり、上記ソース電極86 からソース領域81を経て上記ドレイン領域77に電子 が注入される。そして、電子が n型領域77から真性シ リコン領域73に注入されるので、発光素子電極79か ら上記発光素子75のp型領域78を介して上記真性シ リコン領域73に正孔を注入すると、真性シリコン層7 3中の半導体シリサイド微粒子74が発光する。したが って、上記MOSFET71に入力される電気信号を、

【0124】なお、上記説明とは逆に、上記発光素子7 9におけるp-i-n構造に、上記半導体シリサイド微 粒子74のバンドギャップと共鳴する光が入射すると、 光学遷移によって微粒子74でキャリア、すなわり電子 と正孔が発生する。このキャリアを、上記p-i-n構 造のn型領域77もしくはp型領域78から取り出して 他の回路に流すことによって、上記発光素子79は受光 素子として機能できる。例えば、上記MOSFET71 のソース領域81とドレイン領域77とを入れ換える 型である。また、発光素子L1のp型シリコン領域58 40 と、このMOSFETがオンのときに、受光素子で受光 した光を電気信号に変換できる。

> 【0125】本実施形態が備えるMOSFET71は、 前述の第4実施形態の発光素子の製造方法と同様の方法 で製造できる。すなわち、上記MOSFET71と発光 素子75とは、前述の第4実施形態と同様の方法で作成 可能である。したがって、共通のSOI基板上に、共通 の製造プロセスによってMOSFET71と発光素子7 5とが製造できるので、モノリシックの光電気集積回路 が比較的容易、安価に製造できる。

について、上記第5実施形態の半導体装置におけるよう な、エピタキシャル成長によって縦方向に半導体を積層 して形成する以外に、上記MOSFET71を形成する 場合と同様に、リソグラフィとイオン注入を用いて横方 向に異なる領域を配置して形成する方法が検討されてい る。したがって、本実施形態の半導体装置を製造するプ ロセスと同様のプロセスによってバイポーラトランジス タが形成でき、その結果、バイポーラトランジスタと発 光素子を共通のプロセスによって簡単安価に半導体装置 が製造できる可能性が高い。

27

【0127】上記実施形態の半導体装置は、n-MOS FET71とp-i-n型発光素子L1との組み合わせ であるが、p-MOSFETと、n-i-p型の発光素 子とを組み合わせてもよい。

【0128】(第7実施形態)上記第1乃至第4実施形 態で形成した発光素子からの光は、SOI層13中を伝 播する。しかし、上記SOI層13のみでは、上記発光 素子からの光は全方位に伝播するので、上記発光素子を LSIに組み込んで信号伝送のために用いるには、以下 性を持たせる必要がある。

【0129】図7(a)は、本発明の第7実施形態の半 導体装置を示す平面図であり、SOI基板のSOI層1 3に、発光素子601、受光素子602、上記発光素子 601からの光を受光素子602に導く光導波路633 とが形成されている。さらに、上記SOI層13には、 上記発光素子601に隣接する発光素子601駆動用の MOSFET604と、上記受光素子602に隣接して 受光素子602が受光した光信号を電気信号に変換する MOSFET606とが形成されている。

【0130】図7 (b)は、図7 (a)のC-C線での 断面図であり、光導波路633による光伝送方向(矢印 D) に略直角方向の断面を示す図である。

【0131】上記光導波路633は、以下のようにして 形成される。すなわち、リソグラフィ、異方性エッチン グなどによって、上記SOI層13に、下地絶縁膜12 に達する深さのトレンチを形成する。このトレンチの間 に残ったSOI層の部分が導波路になる。続いて、上記 トレンチに、シリコンよりも屈折率が小さいシリコン酸 化膜を埋め込み、シリコン酸化膜からなる側壁632, 632を形成する。上記側壁632,632を形成した 後、CMP (化学的機械研磨)技術などによってSOI 層13表面を平坦化し、この表面にシリコン酸化膜63 4を形成する。上記シリコン酸化膜634は、上記導波 路633が伝送する光のシリコン酸化膜への染み出し長 よりも薄い厚みに形成する。これによって、シリコンか らなる導波路633の側部および上部を、シリコンより も屈折率が小さいシリコン酸化膜で囲んで、シリコンチ ャンネル構造を形成する。

604は、ソース領域611、チャネル領域612、ド レイン領域613からなり、このドレイン領域613は 上記発光素子601のn型領域613を兼ねている。ま た、上記受光素子602の信号変換用のMOSFET6 06は、ソース領域621、チャネル領域622、ドレ イン領域623からなり、このドレイン領域623は上 記受光素子602のn型領域623を兼ねている。

【0133】上記発光素子601は、上記n型領域61 3とp型領域615と発光領域614とを有し、上記受 10 光素子602は、上記n型領域623とp型領域625 と発光領域624とを有する。上記発光領域614、受 光領域624は、半導体シリサイド微粒子を含んでい る。

【0134】本実施形態の半導体装置は、上記MOSF ET601がオンになると、発光領域614が発光し、 この光は、SOI層の部分からなりシリコン酸化膜で囲 まれた導波路633を経由して、矢印Dで示す方向に伝 送される。そして、この光を受けた受光領域624はキ ャリアを生成し、MOSFET602をオンにする。こ に述べるようにして、上記SOI層13に光伝播の方向 20 のようにして、MOSFET601とMOSFET60 2との間の信号を光によって伝送することができる。

> 【0135】上記シリコンからなる導波路633は、側 部および上部をシリコンよりも屈折率が小さいシリコン 酸化膜で囲んだので、光が効率良く閉じ込められて、良 好な光伝送効率が得られる。

【0136】また、上記シリコン酸化膜634は、導波 路633が伝送する光のシリコン酸化膜における染み出 し長よりも薄い厚みを有するので、上記シリコン酸化膜 634と、このシリコン酸化膜634の導波路633に 30 接しない側にある空気との界面で、上記導波路633か らの光が全反射して導波路633側に戻る。したがっ て、導波路633への光閉じ込め効果がさらに向上でき

【0137】上記実施形態において、上記導波路633 の側部および上部は、シリコン窒化膜、シリコン酸化膜 とシリコン窒化膜との多層膜によって囲んでもよい。ま た、上記導波路633の側部および上部を空気やガスに 接触させてもよく、また、上記導波路633の周囲を真 空にしてもよい。 上記導波路633の側部および上部 40 を、シリコン酸化膜とシリコン窒化膜との多層膜で囲む と、多層膜を構成する膜の膜厚や膜数を制御することに よって、導波路633と多層膜との界面における光の反 射に波長依存性を持たせることができる。これによっ て、上記導波路633を伝播する光に対応して、導波路 633の伝送特性を制御することができる。 【0138】 また、上記導波路633は、MOSFET

604,606と共通の製造プロセスによって形成でき るので、上記MOSFET604,606と共に、SO I基板上に容易、安価に形成できる。

【0132】上記発光素子601の駆動用MOSFET 50 【0139】上記実施形態において、2個のMOSFE

T604,606間を、導波路633を介して光で情報 伝送したが、MOSFET604,606に替えてバイボーラトランジスタを備え、このバイボーラトランジス 夕間を、光で情報伝送してもよい。

29

【0140】また、複数のMOSFETやバイボーラトランジスタなどの素子を備え、この複数の素子間の情報を、発光素子、導波路、受光素子を介して光で伝送し、素子間の信号伝送速度を高速にして、処理速度が高速の集積回路を構成してもよい。上記集積回路は、従来のシリコン系集積回路と同様の製造プロセスで形成できるの10で、処理速度が高速の集積回路が、大幅なコストの増大を伴うことなく実現できる。

【0141】(第8実施形態)図8は、本実施形態の半導体装置が備える信号取り出し接合部を示した図である。この信号取り出し接合部は、SOI基板87の縁に形成されていて、図8は上記SOI基板87の一部を示している。本実施形態の半導体装置は、SOI基板87に、図示しない集積回路と、この集積回路に接続された図示しない出力発光素子および入力受光素子を備える。

【0142】上記信号取り出し接合部では、上記SOI基板87に形成された溝88に、光ファイバ89が接続されている。上記溝88には、上記出力発光素子に一端が接続された導波路の他端が配置されていて、上記導波路からの光を上記光ファイバ89を介して半導体装置の外部に出力するようになっている。

【0143】また、上記半導体装置は、図8と同様の構造を有する信号取り入れ接合部を備える。この信号取り入れ接合部は、外部からの光信号を導く光ファイバと、上記入力受光素子に一端が接続された導波路の他端とを接続している。

【0144】上記信号取り出し接合部および信号取り入れ接合部では、必要に応じてレンズなどの光学系を導入して、光ファイバー89のコアの中心と上記導波路の中心とを合わせて接続する。

【0145】上記信号取り入れ接合部に接続された光ファイバ89を介して外部から入力された光信号は、上記入力受光素子によって電気信号に変換され、上記集積回路で処理される。一方、上記集積回路で処理された電気信号は、上記出力発光素子によって光信号に変換され、上記信号取り出し接合部に接続された光ファイバ89を40介して半導体装置の外部に出力される。これによって、上記半導体装置は、他の集積回路や外部のシステムなどと、光によって高速に情報伝送ができる。

【0146】従来、金属配線では、1つの配線で複数のは、信号情報を同時に並列伝送することは困難であった。しかし、光信号を用いると、複数の異なる波長の光信号を用いることによって、複数の信号を1つの導波路で伝送できる。上記第1乃至第4実施形態の発光素子によれば、半導体シリサイド微粒子の粒径や、複数の半導体シリサイドの混晶比を制御することによって、波長が異な50る。

る複数の発光素子を容易に同一基板に形成することができる。したがって、本発明の第8実施形態の半導体装置によれば、第1乃至第7実施形態の発光素子、受光素子、導波路、MOSFET、およびバイポーラトランジスタを用いて、他の集積回路や外部のシステムと安定して高速に情報伝送が可能で、また、高速処理が可能な集積回路が構成できる。

【0147】上記第1乃至第8実施形態において、発光素子、受光素子、導波路、MOSFET、およびバイボーラトランジスタの製造方法は一例であり、同様の構造が実現されるならば、他の製造方法で形成してもよい。例えば、パターニングの方法は紫外線露光に限定されるものではなく、電子線、X線やシンクロトロン放射光などによるリソグラフィーでも、同構造の素子が形成される。また、フォトリソグラフィーとリフトオフの組み合わせでマスクパターンの形成を行ったが、リソグラフィーとエッチングの通常プロセスの組み合わせでも、同構造のパターン形成が可能である。

[0148]

20 【発明の効果】以上より明らかなように、本発明の半導体装置によれば、絶縁膜と、この絶縁膜上に位置するシリコン結晶層とを備えるSOI基板と、上記SOI基板のシリコン結晶層に形成されて、半導体シリサイドの微粒子を備える発光素子と、上記シリコン結晶層に形成されて、半導体シリサイドの微粒子を備える受光素子と、上記発光素子から放出された光を上記受光素子に導く導波路とを備えるので、上記発光素子および受光素子が備える半導体微粒子は、バンドギャップを有し、さらに、量子サイズ効果を奏するから、良好な発光効率の発光素30 子と、良好な受光効率の受光素子が得られ、また、上記導波路によって、上記発光素子からの光が上記受光素子に導かれるから、上記発光素子から受光素子へ良好な信号伝送効率で信号などが伝送される。

【0149】1実施形態の半導体装置によれば、上記発光素子および受光素子の上記半導体シリサイドの微粒子は、Feシリサイド、Mnシリサイド、Mgシリサイド、Moシリサイド、Wシリサイド、Crシリサイド、Buシリサイド、Reシリサイド、Osシリサイド、Baシリサイド、およびIrシリサイドのいずれか1つの微粒子であるので、上記発光素子および受光素子は、良好な発光効率および受光効率が得られる。

【0150】1実施形態の半導体装によれば、上記発光素子および受光素子の上記半導体シリサイドの微粒子は、β-Feシリサイドの微粒子であり、このβ-Feシリサイドは直接遷移型半導体であって、バンドギャップが0.75~0.9eVであり、また、光の吸収率が1E5/cmと比較的大きいので、上記発光素子および受光素子は、例えば1~1.55μm帯付近であって信号伝送に好適な赤外光が効率良く発光および受光でき

【0151】1実施形態の半導体装置によれば、上記発 光素子および受光素子の上記半導体シリサイドの微粒子 は、Feシリサイド、β-Feシリサイド、Mnシリサ イド、Mgシリサイド、Moシリサイド、Wシリサイ ド、Crシリサイド、Ruシリサイド、Reシリサイ ド、Osシリサイド、Baシリサイド、およびIrシリ サイドのうちの2つ以上からなる混晶半導体の微粒子で あるので、上記2つ以上の半導体シリサイドの混晶比を 制御することによって、所望のバンドギャップが得られ

31

【0152】1実施形態の半導体装置によれば、上記半 導体シリサイドの微粒子は、1.5~30 nmの粒径を 有するので、この粒径を制御することによって、所望の バンドギャップが得られる。

【0153】1実施形態の半導体装置によれば、上記発 光素子および受光素子の上記半導体シリサイドの微粒子 は、上記半導体シリサイドの構成元素以外の金属元素が ドープされた半導体シリサイド微粒子であるので、上記 金属元素が発光中心として働いて、半導体シリサイド微 粒子におけるキャリアの再結合を促進するから、良好な 20 発光効率の発光素子が得られ、また、上記金属元素が発 生中心として働いて、半導体シリサイド微粒子における キャリアの生成を促進するから、良好な受光効率の受光 素子が得られる。

【0154】1実施形態の半導体装置によれば、上記他 の金属元素は、Erであるので、上記発光素子は、上記 半導体シリサイドの微粒子において上記Erが発光中心 として働いて、良好な発光効率が得られ、また、上記受 光素子は、上記半導体シリサイドの微粒子において上記 Erが発生中心として働いて、良好な受光効率が得られ 30 る.

【0155】1実施形態の半導体装置によれば、上記導 波路は、上記シリコン結晶層中に形成されて矩形断面を 有し、上記矩形断面の導波路の下部が上記絶縁膜に接す ると共に、上記矩形断面の導波路の上部および側部が、 シリコン酸化膜、シリコン窒化膜、またはシリコン酸化 膜とシリコン窒化膜からなる多層膜で囲まれているの で、上記導波路は、下部を画定する必要がなく、上部お よび側部を画定するのみによって上記シリコン結晶を用 いて容易に形成され、また、上記導波路の上部および側 40 部を囲むシリコン酸化膜およびシリコン窒化膜はシリコ ンよりも屈折率が小さいから、上記シリコンからなる導 波路に効果的に光を閉じ込めて、導波路の光の伝送効率 を向上できる。また、上記導波路は、この導波路の上部 および側部を囲むシリコン酸化膜とシリコン窒化膜から なる多層膜によって、伝送する光の波長に対応する伝送 特性が得られる。

【0156】1実施形態の半導体装置によれば、上記導 波路は、上記シリコン結晶層中に形成されて矩形断面を コン酸化膜、シリコン窒化膜、またはシリコン酸化膜と シリコン窒化膜との多層膜よりも低い誘電率を有する膜 によって囲まれているか、あるいは、空気または不活性 ガスに接するか、あるいは、上記矩形断面の導波路の上 部および側部の周りは真空であるので、上記シリコン結 晶からなる導波路に効果的に光が閉じ込められて、上記 導波路の光の伝送効率が向上する。

【0157】1実施形態の半導体装置によれば、上記矩 形断面の導波路の上部および側部を囲む上記シリコン酸 10 化膜、シリコン窒化膜、またはシリコン酸化膜とシリコ ン窒化膜との多層膜の膜厚は、上記発光素子からの光の 染み出し長よりも薄い厚みを有するので、上記シリコン 酸化膜、シリコン窒化膜、またはシリコン酸化膜とシリ コン窒化膜との多層膜の上記導波路と接しない側の面 が、空気および真空に接する場合、これらの膜への導波 路からの染み出し光は、上記空気および真空との間の界 面に達し、この界面で導波路側に全反射されるから、上 記導波路への光閉じ込め効果が向上し、この導波路の光 伝送効率が向上する。

【0158】1実施形態の半導体装置によれば、上記S O I 基板に、複数の素子によって構成された集積回路を 備え、上記発光素子、受光素子、および導波路によっ て、上記集積回路の複数の素子間の信号を伝送するの で、上記素子間の信号が高速で伝送されて、上記集積回 路の処理速度が高速にでき、また、配線を介して電子で 情報伝送する場合におけるような電磁波などの外乱を効 果的に削除できて、上記集積回路による処理を安定にで

【0159】1実施形態の半導体装置によれば、上記集 積回路を構成する複数の素子は、絶縁ゲート電界効果型 MOS素子、またはバイポーラ素子であるので、上記複 数の素子で電子的に処理された信号が、上記発光素子、 受光素子、および導波路で光によって高速に伝送され て、処理速度が高速な光電気集積回路が形成できる。

【0160】1実施形態の半導体装置によれば、上記集 積回路に信号を入出力する入力受光素子および出力発光 素子と、上記入力受光素子および出力発光素子と、他の 半導体装置または外部のシステムとを接続する導波路と を備え、上記入力受光素子、出力発光素子、および導波 路によって、上記他の半導体装置または外部のシステム と信号をやり取りするので、上記半導体装置は、上記他 の半導体装置または外部のシステムとの間で、高速に安 定して信号伝送が実行できる。

【0161】1実施形態の半導体装置によれば、上記導 波路は、光ファイバであるので、上記半導体装置と、他 の半導体装置または外部のシステムとの間の信号伝送 が、高速に安定して実行できる。

【0162】本発明の半導体装置によれば、第1の素子 と、上記第1の素子に隣接して、第1の粒径の半導体シ 有し、上記矩形断面の導波路の上部および側部は、シリ 50 リサイド微粒子を備える第1の発光素子と、第2の素子 33

と、上記第2の素子に隣接して、第2の粒径の半導体シ リサイド微粒子を備える第2の発光素子と、第3の素子 と、上記第3の素子に隣接して、第1の粒径の半導体シ リサイド微粒子を備える第1の受光素子と、第4の素子 と、上記第4の素子に隣接して、第2の粒径の半導体シ リサイド微粒子を備える第2の受光素子と、上記第1お よび第2の発光素子から放出された光を上記第1および 第2の受光素子に導いて、波長多重並列伝送する導波路 とをSOI基板の絶縁膜上のシリコン結晶層に備えるの で、波長が異なる複数の光を、同一の導波路によって伝 10 送することにより、複数の信号が並列伝送できる。 【0163】本発明の半導体装置の製造方法によれば、 SOI 基板の絶縁膜上のシリコン結晶層中に、第1導電 型の不純物を添加し、この不純物を活性化させる工程 と、上記シリコン結晶層上に酸化膜を形成し、この酸化 膜を所定の形状にパターニングする工程と、上記シリコ ン結晶層上の上記酸化膜が形成されていない部分に、第 1の真性シリコン層をエピタキシャル成長する工程と、 上記第1の真性シリコン層上に、真性シリコンと、金属 または半導体シリサイドとを、スパッタ法、蒸着法、ま 20 たはMBE法によって同時成膜する工程と、上記真性シ リコンと、金属または半導体シリサイドとからなる膜を アニールして、半導体シリサイド微粒子を含む膜を形成 する工程と、上記半導体シリサイド微粒子を含む膜上 に、第2の真性シリコン層をエピタキシャル成長する工 程と、上記第2の真性シリコン層上に、第2導電型の不 純物が添加されたシリコン層を形成する工程と、上記絶 縁膜上のシリコン結晶層と、上記第2導電型の不純物が 添加されたシリコン層とに、電極を各々接続する工程と を備えるので、p-i-nあるいはn-i-p構造を有 30 して良好な発光効率および受光効率を有する受光素子お よび発光素子が、SOI基板の所定部分に作成できる。 【0164】本発明の半導体装置の製造方法によれば、 SOI基板の絶縁膜上のシリコン結晶層中に、第1導電 型の不純物を添加し、この不純物を活性化させる工程 と、上記シリコン結晶層上に酸化膜を形成し、この酸化 膜を所定の形状にパターニングする工程と、上記シリコ ン結晶層上の上記酸化膜が形成されていない部分に、真 性シリコンと、金属または半導体シリサイドとを、スパ ッタ法、蒸着法、またはMBE法によって同時成膜する 40 び受光効率を有する受光素子および発光素子が、SOI 工程と、上記真性シリコンと、金属または半導体シリサ イドとからなる膜をアニールして、上記真性シリコン中 に、半導体シリサイド微粒子を島状に形成する工程と、 上記半導体シリサイド微粒子が島状に析出された真性シ リコンの膜上に、第2導電型の不純物が添加されたシリ コン層を形成する工程と、上記絶縁膜上のシリコン結晶 層と、上記第2導電型の不純物が添加されたシリコン層 とに、電極を各々接続する工程とを備えるので、p-n あるいはn-p構造を有して良好な発光効率および受光

所定部分に作成できる。

【0165】本発明の半導体装置の製造方法によれば、 SOI基板の絶縁膜上のシリコン結晶層中に、第1導電 型の不純物を添加し、この不純物を活性化させる工程 と、上記シリコン結晶層上に酸化膜を形成し、この酸化 膜を所定の形状にパターニングする工程と、上記シリコ ン結晶層上の上記酸化膜が形成されていない部分に、真 性シリコン膜を、スパッタ法、蒸着法、またはMBE法 によって成膜する工程と、上記真性シリコン膜中に、F e, Mn, Mg, Mo, W, Cr, Ru, Re, Os, Ba、またはIrの金属イオンをイオン注入する工程 と、上記金属イオンが注入された真性シリコン膜をアニ ールして、上記真性シリコン膜中に、上記金属イオンを 含む半導体シリサイド微粒子を島状に形成する工程と、 上記半導体シリサイド微粒子が島状に形成された真性シ リコンの膜上に、第2導電型の不純物が添加されたシリ コン層を形成する工程と、上記絶縁膜上のシリコン結晶 層と、上記第2導電型の不純物が添加されたシリコン層 とに、電極を各々接続する工程とを備えるので、p-i -nあるいはn-i-p構造を有して良好な発光効率お よび受光効率を有する受光素子および発光素子が、SO I 基板の所定部分に作成できる。

【0166】本発明の半導体装置の製造方法によれば、 SOI基板の絶縁膜上のシリコン結晶層中に、第1導電 型の不純物を添加し、この不純物を活性化させる工程 と、上記シリコン結晶層上に酸化膜を形成し、この酸化 膜を所定の形状にパターニングする工程と、上記シリコ ン結晶層中の上記酸化膜が形成されていない部分に、F e、Mn、Mg、Mo、W、Cr、Ru、Re、Os、 Ba、またはIrの金属イオンをイオン注入する工程 と、上記金属イオンが注入されたシリコン結晶層をアニ ールして、上記シリコン結晶層中に、上記金属イオンを 含む半導体シリサイド微粒子を島状に形成する工程と、 上記半導体シリサイド微粒子が島状に形成されたシリコ ン結晶層上に、第2導電型の不純物が添加されたシリコ ン層を形成する工程と、上記絶縁膜上のシリコン結晶層 と、上記第2導電型の不純物が添加されたシリコン層と に、電極を各々接続する工程とを備えるので、p-inあるいはn-i-p構造を有して良好な発光効率およ 基板の所定部分に容易に作成でき、また、導波路に容易 かつ良好に接続される受光素子および発光素子にでき

【0167】本発明の半導体装置の製造方法によれば、 SOI基板の絶縁膜上のシリコン結晶層に、MOSFE Tのソースおよびドレインとなる第1導電型の第1領域 を形成する工程と、上記シリコン結晶層に、上記第1領 域から所定の距離をおいて、第2導電型の第2領域を形 成する工程と、上記シリコン結晶層の上記第1領域と第 効率を有する受光素子および発光素子が、SOI基板の 50 2領域との間の領域に、金属イオンを注入する工程と、

35

上記シリコン結晶層の上記金属イオンを注入した領域 に、半導体シリサイド微粒子を形成するための熱処理を 施す工程と、上記シリコン結晶の第1領域と、第2領域 とに、電極を各々接続する工程とを備えるので、SOI 基板上に、MOSFETと、このMOSFETのソース およびドレインに接続された発光素子および受光素子が 形成できて、電気信号と光信号との間を変換するモノリ シックの半導体装置が、従来のMOSFETの製造ライ ンを利用して安価に製造できる。

【0168】本発明の半導体装置の製造方法によれば、 SOI基板の絶縁膜上のシリコン結晶層に、上記絶縁膜 に達しない深さのトレンチを形成し、このトレンチに絶 縁体を充填して分離体を形成し、この分離体の両側かつ 上記絶縁膜上に、バイポーラ素子のコレクタ領域に接続 する第1導電型の第1領域を形成する工程と、上記シリ コン結晶層の上記分離体の一方の側であって上記第1領 域の上方に、金属イオンを注入する工程と、上記シリコ ン結晶層の上記金属イオンを注入した領域に、半導体シ リサイド微粒子を形成するための熱処理を施す工程と、 上記シリコン結晶層の上記半導体シリサイド微粒子を形 20 成した領域の上方に、第2導電型の第2領域を形成する 工程と、上記シリコン結晶層の上記分離体の他方の側 に、バイポーラ素子を形成する工程と、上記シリコン結 晶層の第2領域と、上記バイボーラ素子に、電極を各々 接続する工程とを備えるので、SOI基板上に、バイボ ーラ素子と、このバイボーラ素子のコレクタに接続され た発光素子および受光素子が形成できて、電気信号と光 信号との間を変換するモノリシックの半導体装置が製造 できる。

ば、上記半導体シリサイド微粒子に、Erを添加するの で、発光効率の良好な発光素子、および、受光効率の良 好な受光素子を備える半導体装置が形成できる。

【図面の簡単な説明】 【図1】 図1(a), (b), (c)は、本発明の第 1実施形態の半導体装置を製造する工程を示す図であ り、図1 (a)は、SOI層13上にシリコン酸化膜に よるマスクパターン14を形成した様子を示し、図1 (b) は、 β -Feシリサイドの微粒子を備える β -F eシリサイド微粒子膜15を形成した様子を示す図であ 40 11 シリコン結晶層 り、図1 (c)は、上記B-Feシリサイド微粒子膜1 5の上に、p型シリコン層18をエピタキシャル成長し た様子を示す図である。

【図2】 図2 (a), (b)は、本発明の第2実施形 態の半導体装置を製造する工程を示す図であり、図2 (a) は、B-Feシリサイド微粒子膜27上に、第2 の真性シリコン層28をエピ成長した様子を示す図であ り、図2(b)は、上記第2の真性シリコン層28上 に、p型シリコン層29を形成してp-i-n接合構造 を完成する様子を示した図である。

【図3】 図3 (a), (b), (c)は、本発明の第 3実施形態の半導体装置を製造する工程を示す図であ り、図3 (a)は、SO I 層13の表面から所定深さま での部分に、n型不純物を有するn+型領域35を形成 した様子を示す図であり、図3(b)は、p+型領域3 6を形成した後、このp+型領域36とn+型領域との 境界に、Feシリサイド微粒子膜37を形成した様子を 示す図であり、図3(c)は、上記p+型領域36の上 に、p型シリコン層38をエピタキシャル成長した様子 を示す図である。

【図4】 図4(a), (b)は、本発明の第4実施形 態の半導体装置を製造する工程を示す図であり、図4 (a)は、n型SOI層13上であってマスクパターン 14が配置されていない部分に、真性シリコン層41を 形成した様子を示す図であり、図4(b)は、上記真性 シリコン層41中にFeシリサイド微粒子部47を形成 し、この真性シリコン層41の上に、p型シリコン層4 8をエピタキシャル成長した様子を示す図である。

【図5】 本発明の第5実施形態の半導体装置を示す図 であり、n-p-n型バイポーラトランジスタB1と、 半導体シリサイド微粒子59を備えるp-i-n型発光 素子L1とを組み合わせたものである。

【図6】 本発明の第6実施形態の半導体装置を示す図 であり、n-MOSFET71と、半導体シリサイド微 粒子74を備えるp-i-n型発光素子75とを、SO I 基板上に一体に組み込んだシリコン系光電気集積回路 である。


【図7】 図7(a), (b)は、本発明の第7実施形 【0169】1実施形態の半導体装置の製造方法によれ 30 態の半導体装置を示す図であり、7(a)は、第7実施 形態の半導体装置の平面図であり、7(b)は、図7 (a)のC-C線での断面図である。


> 【図8】 本実施形態の半導体装置が備える信号取り出 し接合部を示した図である。

【図9】 シリコン層101からの光が膜72に向って 進む様子を示した図である。

【図10】 I V族半導体によって、発光素子および受 光素子を構成した従来の半導体装置を示す図である。 【符号の説明】

- - 12 下地絶縁膜
 - 13 SOI層
 - 601 発光素子
 - 602 受光素子
 - 633 光導波路
 - 604 MOSFET
 - 606 MOSFET
 - 632 側壁
 - 634 シリコン酸化膜





フロントページの続き

(51) Int. Cl. 7 H O 1 L 33/00 識別記号

FI HO1L 31/10 テーマコード(参考)

(72)発明者 太田 賢司

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

Fターム(参考) 5F041 CA24 CA46

5F049 MA03 MA04 MB01 QA08 RA07

RA08 SS03